Especificaciones

Top Previous Next

Especificaciones modelo CP121

ROM 1.00

• Variables para uso general: 1024 words (v0 a v1023)

• Variables retentivas (no pierden el valor al apagar el equipo): 63 words (m0 a m62)

• Entradas digitales: 8 (i0.0 a i0.7)

• Salidas digitales: 8 (q0.0 a q0.7)

• Entradas analógicas: 4

1. Especial 16 bit para celda de carga: 1 (ai0)

2. Genérica 12 bit: 3 (ain1 a ain3)

• Salidas analógicas: 0

• Estados de máquina: 8 (sm0 a sm7)

• Temporizadores: 96 (tp0 a tp95)

• Contadores: 64 (ct0 a ct63)

• Bits en un word: 16 (0.0 a 0.15)

• Decimales en temporizadores: 1

• Rango para las variables analógicas (en aritmética) -32768 a 32767

• Anidación máxima en llamadas a subrutinas:32

• Máxima cantidad de líneas de código: aprox. 2000

• Velocidad 2º puerto (baudios COM2) programable

ROM 1.01

• 1 Salida analógica

• Identificación de versión en área SM

ROM 1.02 (2.00 para otro modelo de microprocesador)

• Operaciones aritméticas en 32bit y punto flotante (real)

ROM 2.01 (para otro modelo de microprocesador)

• Aumento a 100 variables con retención

ROM 1.03

• Aumento a 100 variables con retensión

• La Tara (invisible al usuario) queda retenida (memorizada) al apagar el PLC

ROM 1.04

·	Mejoras de la versión 1.03

ROM 1.05

·	Comunicación modo Maestro (puede iniciar una comunicación) áreas 3x y 4x

·	Cambio en instrucciones F_TRIG y R_TRIG

·	Identificación de modelo y versión via comunicación

ROM 1.06

Entrada de contaje rápido (por entrada E2)

ROM 1.07 y 1.08

·	Mejoras de versiones anteriores

ROM 1.09

·	Comando de escritura de bit en área 4x

ROM 1.10

Optimización de ROM 1.09

ROM 1.11

Actualización para hardware anterior que no soporta ROMs serie 2.xx. Mismas áreas de memoria, filtros e instrucciones que la ROM 2.10.

ROM 1.12

Para esta ROM con la revisión de hardware 2.02 se tiene un rendimiento aproximado de 18.8us/instrucción

Capacidad F_TRIG y R_TRIG aumentado a un total de 80
Capacidad máxima datos en comunicación 256 bytes (RTU)
Instrucciones LDX y STX

ROM 2.03

·	Nuevo modelo de CPU

·	Hereda todas las funciones de la ROM 1.08

·	Comando de escritura de bit en área 4x

ROM2.06

Nuevos filtros

1. Respuesta 202mS, suprime a 27Hz
2. Respuesta 302mS, suprime a 15Hz
3. Respuesta 382mS, suprime a 10Hz
4. Respuesta 457mS, suprime a 8Hz
5. Respuesta 577mS, suprime a 7Hz
6. Respuesta 801mS, suprime a 6Hz
7. Respuesta 1207mS, suprime a 4.5Hz
8. Respuesta 1596mS, suprime a 3.5Hz

ROM 2.07

Valor de tara accesible (sm16)
Ampliación de memoria (2048 variables, 400 con retención)
Instrucción CMOV (MOVE condicional)
4000 líneas de programa (aprox.)

ROM 2.08

Instrucción TARA también abarca ai0_nf
Puerto COM2 configurable

ROM 2.09

Medición de frecuencia de 0 a 5KHz por entrada E3
Temporizador rápido contínuo (en sm22 a un ritmo de 1KHz)

ROM 2.10

Mejoras en la comunicación para usar con routes o nodos adaptadores

ROM 2.12

Bloqueo de escritura del área M mediante jumper
Lectura de celda y taras protegidos contra escritura

ROM 2.13

Instrucciones LDX y STX
No acepta programa si no coincide ROM y Hardware
Capacidad F_TRIG y R_TRIG aumentado a un total de 80

ROM 2.50

Nuevo hardware
Bloqueo escritura en área M con jumper BSL
Lectura de celda y taras protegidos contra escritura

ROM 2.51

Instrucciones LDX y STX
No acepta programa si no coincide ROM y Hardware
Capacidad F_TRIG y R_TRIG aumentado a un total de 80

ROM 2.52

Esta ROM es para la revisión de hardware 3.02 del CP121. No se puede usar para actualizar modelos anteriores. El rendimiento aproximado para esta combinación de modelo y versión es de 8.5us/instrucción.

Indicación alimentación de celda normal (VCel_OK)
Indicación programa PLC cargado (ProgPLC)
Indicación programa ejecutándose (LedRun)
Indicación entrada de celda saturada (CelSat)
2º timer rápido continuo 1ms (FastTmr2)
Capacidad máxima datos en comunicación 256 bytes (RTU)
Corrección tiempo timer 1 minuto

ROM 2.53

Inhibición de escritura flahs hasta inicialización completa
Depuración por intercepción de ejecución (monitoreo de ejecución de línea de programa selecta)
Área SM aumentada a 40
Área i aumentada a 5 lugares (i0 a i4) para alojar módulos externos como entradas (i1 a i4)
Área q aumentada a 5 lugares (q0 a q4) para alojar módulos externos como salidas (q1 a q4)
Área ai aumentada a 24 lugares (ai0 a ai23) para alojar módulos externos como entradas analógicas (ai4 a ai23)
Área aq aumentada a 8 lugares (aq0 a aq7) para alojar módulos externos como salidas analógicas (aq2 a aq7)
DmrRta cambiado a DmrCOM1 y DmrCOM2
MtrEspCOM1 y MtrEspCOM2 para modo maestro
Instrucciones READ3X, READ4X y WRITE4X.
Filtros adicionales para la entrada de celda, copiados del módulo de entrada de celda del SCD80:
- 8. Respuesta 162ms, suprime a 50Hz
- 9. Respuesta 197ms, suprime a 30Hz
- 10. Respuesta 217ms, suprime a 25Hz
- 11. Respuesta 247ms, suprime a 20Hz
- 12. Respuesta 277ms, suprime a 16.5Hz
- 13. Respuesta 377ms, suprime a 13Hz
Filtros adicionales usados hasta la ROM 2.05
- 14. Respuesta 132ms, suprime a 49Hz
- 15. Respuesta 137ms, suprime a 50Hz
Entrada encoder hasta 3KHz (requiere modificación del hardware en CP121_302)

ROM 2.54

Protocolos de comunicación para diagnósticos internos

ROM 2.55

LDT, ORT, ANDT, CINC, CDEC, RTL, RTR, SHL, SHR, NOT var, POP, STDVT, FAVG, OSCV, PID, LIN, TPD.
Hasta 96 contadores y 96 temporizadores
Hasta 120 instrucciones con argumentos internos, como F_TRIG.
Anidación de hasta 40 llamadas (con CAL, CALC y CALNC)
Stack de 20 acumuladores.
Espacio para programa aumentado
Estado de encoder (sm33 o ConEncSts)
Programable por ambos puertos

ROM 2.56

Manejo transparente de expansiones vía COM2

Instrucción PID

Encoder: eje Z y habilitación (ConEncUseZ, sm0.7)

ROM 2.57

Optimización y corrección instrucción CTU

Especificaciones

Áreas de memoria y monitoreo CP121 CP122 CP123 CP124

Entrada de celda con amortiguación digital

Ver señalizaciones